Electronics Engineering
Projektant układów scalonych Eng.
Wybrany zakres obowiązków:
- Projektowanie schematów, dogłębna analiza oraz symulacja analogowych, cyfrowych
i mieszanych układów scalonych CMOS; - Wykonywanie topografii scalonych układów CMOS;
- Opracowanie i oprogramowanie środowiska testowego i uruchomieniowego
z wykorzystaniem min. układów FPGA; - Równoległe tworzenia gateware dla FPGA Xilinxa oraz wsadu Verilog dla ASICa, w celu wzajemnego komunikowania;
- Przygotowanie raportów z postępów prac.
Oczekiwania:
- Wykształcenie wyższe, kierunkowe;
- Bardzo dobra znajomość języków Verilog i VHDL;
- Bardzo dobra znajomość narzędzia Vivado;
- Doświadczenie w pracy z blokami MGT, DDR;
- Doświadczenie z systemami kontroli wersji;
- Mile widziane doświadczenie w implementacji HDL w ASIC z użyciem narzędzi Cadence;
- Mile widziana znajomość narzędzi FPGA Misoc/Migen/ARIQ;
- Znajomość środowiska Cadence;
- Znajomość narzędzi do weryfikacji LVS, DRC, ERC;
- Znajomość narzędzia Genus Synthesis Solution, Innovus Implementation System, Voltus IC Power Integrity Solution.
